计算机组成原理试题3

一、 填空题

1. 对存储器的要求是 ， ， ，为了解决这三方面的矛盾，计算机采用 和体系结构。

2. 存储器的技术指标主要有 、 、 和 。

3. CPU能直接访问由 和 ，但不能直接访问 。

4. 双端口存储器和多模块交叉存储器属于 存储器结构，前者采用 技术，后者采用 技术。

5. 主存与CACHE的地址映射有 、 、 三种方式。

6. 虚拟存储器指的是 层次，它给用户提供了一个比实际 空间大得多的 空间。

7. 虚拟存储器只是一个容量非常大的存储器 模型，不是任何实际的 存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有 式、 式和 式三类。

8. DRAM存储器的刷新一般有 、 和 三种方式，之所以刷新是因为 。

二、 单项选择题

1. 存储单元是指

A．存放一个二进制信息位的存储元

B．存放一个机器字的所有存储元集合

C．存放一个字节的所有存储元集合

D．存放两个字节的所有存储元集合

2. 存储周期是指为

A．存储器的读出时间 B．存储器的写入时间

C．存储器进行连续读和写操作所允许的最短时间间隔

D．存储器进行连续写操作所允许的最短时间间隔

3. 相联存储器是按 进行寻址的存储器

A．地址指定方式 B．堆栈存取方式 C．内容指定方式

D．地址指定与堆栈存取方式结合

4. 交叉存储器实质上是一种 存储器，它能执行独立的读写操作

A．模块式，并行，多个 B．模块式，串行，多个

C．整体式，并行，一个 D．整体式，串行，多个

5. 主存储器和CPU之间增加CACHE的目的是

A．解决CPU和主存之间的速度匹配问题

B．扩大主存的容量 C．扩大CPU中通用寄存器的数量

D．既扩大主存容量又扩大CPU通用寄存器数量

6. 采用虚拟存储器的主要目的是

A．提高主存储器的存取速度 B．提高外存储器的存取速度

C．扩大外存储器的存储空间

D．扩大主存的存储空间，并能进行自动管理和调度

三、 简答题

1. 计算机存储系统分为哪几个层次？

2. 存储保护主要包括哪几个方面？

3. 说出至少三种加速CPU和存储器之间有效传输的措施。

四、 计算与分析题

1. 设某RAM芯片，其存储容量为16K×8位，问：

1) 该芯片引出线的最小数目应该是多少？

2) 存储器芯片的地址范围是多少？

2. 有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16）构成，设读/写周期为0.1s，问：

1) 采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？

2) 如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率多少？

3. 设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？

4. CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200次。已知CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e。

五、 设计题

1. （教材P125-7）某机器中，已知配有一个地址空间为0000H～3FFFH的ROM区域，现在再用一个RAM芯片（8K×8）形成40K×16的RAM区域，起始地址为6000H，假设RAM芯片有CS#和WE#信号控制端，CPU的地址总线为A15～A0，数据总线为D15～D0，控制信号为R/W#（读/写），MREQ#（访存），要求：

1) 画出地址译码方案

2) 将RAM与ROM同CPU连接

一、 填空题

1. 容量大，速度快，成本低，多级存储

2. 存储容量，存取时间，存储周期，存储器带宽

3. CACHE，内存，外存

4. 并行，空间并行，时间并行

5. 全相联，直接，组相联

6. 主存-外存，主存，虚拟地址

7. 逻辑，物理，段，页，段页

8. 集中式，分散式，异步式，有电荷泄露、需要定期补充。

二、 选择题

1. B

2. C

3. C

4. A

5. A

6. D

三、 简答题

1. 计算机存储系统一般指：CPU内的寄存器、CACHE、主存、外存、后备存储器等五个层次

2. 存储保护一般涉及存储区域保护和访问方式保护两大方面。前者主要有页表保护、键保护、环保护等方式，后者则主要考虑对主存信息使用的读、写、执行三种方式的保护。

3. 主要有：

1) 加长存储器的字长

2) 采用双端口存储器

3) 加入CACHE

4) 采用多体交叉存储器

四、 计算与分析题

1. 由题：

1) 16K=214，所以地址线为14根，字长8位，所以数据线为8根，加上芯片片选信号CS，读信号RD，写信号WR，电源线、地线，其引出线最小数目为27根。

2) 存储器芯片的地址范围为：0000H～3FFFH。

2. 由题：

1) 刷新信号间隔为2ms/64=31.25s，此即刷新信号周期

2) 设T为读/写周期，且列向16组同时进行刷新，则所需刷新时间为64T，已知T=0.1s，则死时间率=64T/2000×100%=0.32%

3. 顺序存储器和交叉存储器连续读出m=4字的信息总量都是：q=64位×4=256位

顺序存储器和交叉存储器连续读出4个字所需的时间分别是：

T1=mT=4×200ns=800ns

T2=T+(m-1)=200ns+3×50=350ns

顺序存储器和交叉存储器的平均存取时间分别是：

T1a=T=200ns

T2a=350ns/4=87.5ns

顺序存储器带宽w1=q/t1=256b/800ns=32×107(b/s)

交叉存储器带宽w2=q/t2=256b/350ns=73×107(b/s)

4. 由题：H=Nc/(Nc+Nm)=5000/5200≈0.96

Ta=Tc+(1-H) ×Tm=40ns+(1-0.96) ×160ns=46.4ns

E=Tc/Ta=40ns/46.4ns×100%=86.2%

五、 设计题

1. 由题：

1) 所需RAM芯片数＝(40K16)/(8K8) = 52

2) RAM存储器子系统扩展方式为字位同时扩展方式

3) 另由题意可知：ROM存储器子系统地址空间区域为0000H～3FFFH，即16K16的区域。简单起见，假设ROM子系统由一块16K16的ROM芯片构成。

4) 由于RAM子系统的起始地址为6000H，即与ROM子系统相隔 8K 的地址单元。可先作出存储系统的地址映像分析如下：

A15 A14 A13 A12 A11 ～ A0

　　0 0 0 0 0 ～ 0

　　 1 1 ～ 1

　　 1 0 0 ～ 0

　　 1 1 ～ 1

　　 0 1 1 0 0 ～ 0

　　 1 1 ～ 1

　　 1 0 0 0 0 ～ 0

　　 1 1 ～ 1

　　 …… …… …… ……

　　1 1 1 0 0 ～ 0 ……

　　 1 1 ～ 1

5) 由前述存储映像表可知：如果把扩展的存储器看成每8K一个基本单位，则ROM芯片占2个8K，每个RAM模块占一个8K，此时系统总共需要6个8K，针对8K所需要的片内地址是13位：A0～A12，

6) 如果采用3-8译码器来产生片选信号，可选用地址的A13、A14、A15三位作为译码器信号输入端，MREQ#信号控制译码器的动作，产生的八个译码器输出中，ROM芯片需要占用连续的两个输出端，且从Y0开始；每个RAM模块则只需占用一个输出端，RAM部分总共要5个，由于是从6000H开始，实际是Y3～Y7。

7) 对于RAM子系统，由于是字位同时扩展，按以下步骤进行：

A. 先考虑位向扩展：每两片RAM芯片构成一个模块，存储 8K16 的信息。这两个芯片共享以下信号：A0～A12，CS，WE#，区别是一片RAM处理D0～D7的数据信息，另一片处理同地址信号的D8～D15的数据信息。

B. 再考虑用前述小模块构成字向扩展，共5个模块。模块内共享A0～A12、D0～D15和WE#以及CS信号，模块间的片选CS信号不同。

8) 对于ROM子系统，由于只有一片芯片，接A0～A13、D0～D15和OE以及CS信号即可。

9) 参考连接图示意如下：

本文来源：https://www.2haoxitong.net/k/doc/918ca3f8fd0a79563c1e7297.html