Moore与Mealy型同步时序逻辑电路的分析与设计

实验十 Moore与Mealy型同步时序逻辑电路的分析与设计

1、实验目的：

1.掌握同步时序逻辑电路的分析与设计方法。

2.掌握时序逻辑电路的测试方法。

3.了解时序电路自启动设计方法。

4.了解同步时序电路状态编码对电路优化作用。

2、实验原理：

1.Moore与Mearly型同步时序逻辑电路的分析方法：

时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。

2.Moore与Mearly型同步时序逻辑电路的设计方法：

（1）分析题意，求出状态转换图。

（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。

（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1n（N为状态数、n为触发器数）。

（4）触发器选型（D、JK）。

（5）状态编码，列出状态转换表，求出状态方程、驱动方程。

（6）画出时序电路图。

（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。

（8）功能仿真，时序仿真。

3.同步时序逻辑电路的设计举例：

试用D触发器设421码模5加法计数器。

（1）分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：

（2）状态转换化简：由题意得该电路无等价状态。

（3）确定触发器数：根据，2n-1n，n=3。

（4）触发器选型：选择D触发器。

（5）状态编码：Q3、Q2、Q1按421码规律变化。

（6）列出状态转换表，如表1.

（7）利用卡诺图如图2，求状态方程、驱动方程。

（8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的状态转换图，如图3所示，检查是否能自启动。

（9）画出逻辑图，如图4 所示。

3、实验仪器：

1.示波器1台。

2.函数信号发生器1台。

3.数字万用表1台。

4.多功能电路实验箱1台；

4、实验内容：

1.模5（421码）加法计数器功能检验：

按图4搭接电路，Cp接单脉冲信号P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，接逻辑开关K12，、、分别接逻辑开关K1、K2、K3；接通电源后利用使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表，各无效状态利用、、置数后，加单脉冲观察期次状态，话画出完整的状态转换图；

2.模5（421码）加法计数器时序图观测：

将Cp改接TTL信号（f=10kHz），用双踪示波器观察并记录Cp，Q3、Q2、Q1波形。

3.设计模10（8421BCD）加法计数器。

4.设计模10（5421BCD）加法计数器。

5.Mearly型同步逻辑时序电路分析：

（1）按下图搭接电路，Cp接单脉冲信号P+，Q2Q1分别接逻辑指示灯L2L1，X接逻辑开关K1；接通电源后，先令K1=“0”，加单脉冲、观察电路工作情况，写出时序表；再令K1=“1”，加单脉冲观察电路的工作情况写出时序表，画出完整状态转换图。

（2）若电路不存在自启动状态，能否修改逻辑，使电路能自启动？

6.Mearly型同步逻辑时序电路设计：

（1）图2所示为某同步时序逻辑电路的状态转换图，图中A、B为输入变量，Y、Z为输出变量；若用两个JK触发器来实现该电路，且S0~S3的状态分别取Q2、Q1为00、01、10、11表示，试设计该时序电路。

（2）按设计电路完成连接，自拟实验步骤进行设计验证是否满足设计要求。

5、实验分析：

1.该时序表可与表2 相同，完整的状态转换图如图3。可通过、、

置数后，进入各种状态。然后按单脉冲信号可观察L3L2L1的亮暗来对比完整的状态转换图是否正确。

2.将Cp改接为TTL信号，用示波器分别接Cp，Q3、Q2、Q1并观察波形。如下图：

3.（1）令K1=“0”时，状态转换表如下：

令K1=“0”时，状态转换表如下：

完整的状态转换图为：

（2）利用卡诺图求驱动方程、状态方程：

Q2*的卡诺图： Q1*的卡诺图：

可得Q2*=（Q1+A）Q2‘+A’Q1’Q2 Q1*=A’Q1‘+AQ2’Q1

可选取两个JK触发器，其中第一个触发器的J1接Q1+A，K1接A+Q1；而第二个JK触发器中，J2接A’，K3接A’+Q2。当然可根据所给的芯片进行相应的变换。

同理可得输出方程为：

Y的卡诺图： Z的卡诺图：

Y=Q2Q1’+AQ1 Z=AQ1’Q2

经过搭接电路后可得相应的状态转换。

6、个人总结：

1、模5加法计数器实验中，利用、、、可以得到各种状态，并接通过按Cp单脉冲来观察状态的转换，观测实验结果，通过置位端调整，来检查电路是否能自启动。利用TTL信号时，需要用到示波器和波形发生器等，在使用示波器需要将触发调为外部触发才能观察到稳定的波形。通过波形可以近似地观察到时序图的波形。

2、而Mealy型同步时序逻辑电路则相对麻烦，需要花费时间来连接电路。在分析过程中，当X=“0”时，不管电路置入什么状态均会转换到置0状态。表明状态方程跟输入X有关。电路设计中根据状态转换图画出卡诺图后就可以化简写出状态方程，在根据相应的触发器特性方程来改写状态方程进而设计出电路。

3、第二个实验相对较有针对性，会经常由于状态方程没有改写成理想的形式，导致接不出电路，或者是接线接错等。在实验前一定要先预习等，在实验中要耐心地检查电路的正确与否，再接通电源进行测试。

4、在接线过程中，这次遇到了新的问题，由于需要连接的线路过多，线路看起来过于复杂，存在意想不到的错误，比如两条线的前端接触了，而导致短路，还有接错位了等等。实验过程中遇到困难要仔细思考，认真排除错误。当然更重要的是搭电路时就注意一些问题，比如电线过多时注意接线可以用长短不一的线，短的先接，可以把下面的电线压在面包板上某个方位，避免接触或者挡着等

5、此次实验告诉我们，预习是非常重要的，提前设计好电路才能保证实验的顺利完成，否则实验是无法顺利完成的。

本文来源：https://www.2haoxitong.net/k/doc/0da1cd8ba58da0116c1749da.html