EDA课程设计实验报告
数字秒表
班级：电1104姓名：高倩学号：20112669
设计数字秒表
一、实验要求：
1.要求设置启/停开关。当按下启/停开关，将启动秒表开始计时，当再按一下启/停开关时，将终止计时操作。
2.数字秒表的计时范围是0秒~59分59.99……3.要求计时精度为0.01s。
4.复位开关可以在任何情况下使用，即便在计时过程中，只要按一下复位开关，计时器就清零，并做好下次计时的准备。二、实验分模块源程序及仿真结果：
(一时积分频模块的VHDL源程序（CB10.VHD）LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCB10IS
PORT(CLK:INSTD_LOGIC;CO:OUTSTD_LOGIC;ENDCB10;
ARCHITECTUREARTOFCB10IS
SIGNALCOUNT:STD_LOGIC_VECTOR(3DOWNTO0;BEGIN
PROCESS(CLKBEGIN
IFRISING_EDGE(CLKTHENIFCOUNT="1001"THENCOUNT<="0000";CO<='1';ELSE
COUNT<=COUNT+1;CO<='0';ENDIF;ENDIF;ENDPROCESS;ENDART;
CB10仿真波形
（二）控制模块的VHDL源程序（CTRL.VHD）LIBRARYIEEE; 