DRC、LVS、PEX
本参考文档以TSMC65工艺,cadence 6.1.6版本,spi project为例,进行说明。
在library manager里找到相应的library,打开schematic.
在schematic界面,单击launch -> layout XL,在弹出的startup option选项卡中按下图所示进行选择。
在弹出的框中单击OK,如下图所示。此时,layout界面打开.
在layout XL界面,点击calibre,选择 Run DRC。
在弹出的如下框中,选择runset文件,然后单击OK。
点击 rules,确认drc的rules files是对的;根据需要更改DRC run directory。
再点击run control,打开multi-threaded,这样跑drc的速度会快一点。然后点击run drc,等待drc结果。DRC结果报出的错误,是另一回事,本文档不赘述。
点击calibre->Run LVS,在弹出的如下框中,选择runset文件,然后单击OK。
再次确认LVS rules file 和LVS run directory是否正确。
点击inputs->layout,确认export from layout viewer已经勾选。
再点击netlist,第一次跑LVS时,需要确认export from layout viewer已经勾选。
点击 run control,选择multi-threaded,加快跑LVS的速度。
点击run lvs,等待结果。LVS结果报出的错误,是另一回事,本文档不赘述。
点击calibre->Run PEX,在弹出的如下框中,选择runset文件,然后单击OK。
再次确认PEX rules file 和PEX run directory是否正确。
点击inputs->layout,确认export from layout viewer已经勾选。
再点击netlist,需要确认export from layout viewer已经勾选。
点击outputs,选择需要提取的参数,比如norc,r,c+cc,r+c+cc
点击 run control,选择multi-threaded,加快跑PEX的速度。
本文来源:https://www.2haoxitong.net/k/doc/cb10b24d6ad97f192279168884868762caaebb21.html
文档为doc格式