ADC0804Philips说明书翻译

ADC0804说明书

ADC0803芯片族是一个系列，它是由三个8位的CMOS逐次采用逐次比较型的A / D转换器和一系列的电容外加一个自动调零的比较器组成的。这些转换器是为了满足使微处理器的控制总线使用最少的外部线路而设计的。三态输出数据线可以直接连接到数据总线上。

差分模拟输入电压能够有助于共模抑制，并提供了一种调整零刻度偏移方法。此外，参考电压的输入提供了一种手段将晓得模拟电压编码成为一个完整的8位编码。

特点

•兼容大多数微处理器

•差分输入 •三态输出

•逻辑电平与TTL兼容的MOS

•可使用内部或外部时钟使用

•模拟输入范围为0 V至V CC

•5 V单电源

•保证规格为1 MHz的CLOC

图1.引脚说明

应用

•传感器到微处理器接口

•数字温度计

•数字控制的自动调温器

•微处理器为基础的监测和控制系统

订购信息

极限参数

注意：

1避免环境温度高于25 °C，遵循如下比率：N封装为13.5 mW/°C;D封装为11.1 mW/°C.

框图

图2.框图

直流电气特性

V CC = 5.0 V, f CLK = 1 MHz, T min ≤ T amb ≤ T max , 除非另有规定。

注意：

1、 逻辑电压输入必须保持在：–0.05 ≤ V IN ≤ V CC + 0.05 V；

2、 参考输入典型电压VCC =5 V；

3、 为了防止锁存错误，V REF /2 和 V IN必须在Vcc已经打开的前提下才可以使用。

AC电气特性

注意：

1. 精度最好保证在f CLK=1MHz。在更高的时钟频率时，准确度可能会降低。

功能描述

该设备采用逐次比较型。模拟开关由于连续相近的逻辑值被顺序地关闭，直到输入到自动调零比较器的电压[V IN（+） - V IN（ - ）]与解码器的电压相匹配。在所有的位被测试和确定后，与输入电压相应的8位二进制码被输送到输出锁存器上。如果在CS输入为低且WR有一个脉冲传来则转换开始。当WR或者CS的输入端发生了一个有高电平到低电平的跳变信号，SAR被初始化，移位寄存器复位，而INTR输出被设置为高电平。只要CS和WR端保持为低电平状态A / D将保持在复位状态。转换将在WR或者CS或者它们两者同时出现一个负跳变后一至八时钟周期时开始。在转换完成后，INTR引脚将会产生一个负跳变。这可以使处理器产生一个中断或者新信号的转换结果可以被许可。读（RD）操作（在CS为低电平的情况下）将清除INTR线，并启用输出锁存器。在后面会涉及到该装置可在自主运行模式下运行。转换过程中可以被其他的命令中断。

数字控制输入

数字数字控制输入（CS，WR，RD）与标准TTL逻辑电平兼容。这些必要的输入信号各自与对应的片选想好，启动转换信号和输出使能控制信号相对应。为了便于与微处理器和微处理器控制总线连接，他们都是低电平有效。对于那些不使用微处理器的应用程序，CS输入（引脚1）可接地而A / D转换功能是通过实现负向脉冲WR输入（引脚3）启动的。输出使能功能是由RD（引脚2）输入逻辑0信号实现的，RD引脚也可接地使输出端不断由新的转换代替。

模拟量操作

模拟输入电流

模拟比较器是由一个比较电容的求和电路实现的。输入电容在V IN（+）4和V IN（ - ）之间变化，而参考电容器参考电压分压器之间的切换抽头。静电荷总是和不同的权值相对应，权值在输入和最近的总量之间变化最终收逐次逼近的寄存器决定。

内部开关动作引起位电流流向模拟输入端。对芯片中电容电压是通过模拟差分输入电压转换的，导致电流成比例的从V IN（+）输入和V IN（ - ）输出。这些瞬间电流发生在内部时钟脉冲的前缘。他们又迅速衰减所以在芯片上电容在时钟周期末的快速放电其本身并不会造成错误。

输入旁路电容和源电阻

输入端的旁路电容将会平均上面提到项目的电荷，使DC和AC电流要经过模拟信号源的输出电阻。该电荷泵启动将会影响持续转换时Vin（+）输入达到满值时的情况。该电流可能只有几微安，因此旁路电容器不可以在V REF/2的模拟输入端使用高阻抗（>1kΩ的）。如果输入旁路电容需要过滤噪声或者高输入阻抗的希望小化电容的大小，以及减小电压下降时由于在这个位置调整输入电阻和输入电容的满值对输入电阻的影响。这是可能的，因为输入电流是差分电压的函数。对于那些没有使用输入电容的大电阻只要不在输入电流将不会优先于比较时间之前确定就不会产生错误。如果系统要求使用一个低通滤波器那就用一个低阻值的电阻作为无源RC振荡器的一部分或者增加一个元算放大器作为豫园滤波器。由于长导线会产生电杆，在应用中通常用一个小于或等于1kΩ的串联电阻和一个放在输入端的0.1 µF的旁路电容来防止干扰。如果使用的话，可以用一个100Ω串联电阻器从运算放大器的输出端隔离该电容（电阻器和电容器必须同时放在应放在反馈回路）。

模拟差分电压输入和共模抑制

由于采用了模拟差分电压输入，这些A / D转换器具有更大的灵活性，。在V IN（ - ）端（引脚7）可用于从输入读数（粗略校正）中减去修正电压。在4/20 mA电流环路转换这也是非常有用。共模噪声还可以通过使用差分输入有效减少。V IN（+）和V IN（ - ）之间的采样的时间间隔是4.5个时钟期。最大误差由这个时间差决定给出下式如下：

V（最大值）=（V P）（2F CM）（4.5/ F CLK），

其中：

V =电压误差因为采样延迟

V P =共模电压的峰值

FCM =共模频率

例如，一个具有60HZ的共模频率fcm和一个1 MHz的A / D时钟F CLK，使这个偏差保持在四分之一个LSB（约5毫伏）将允许的共模电压VP，它由下式给出：

V P=[V（max）*（F CLK）/[（2Fcm）*（4.5）]

或V P=（5×0.001）*（10000）/[（6.28）*（60）*（4.5）]= 2.95V

然而，模拟输入电压的允许范围通常将会比这更严重限制输入共模电压水平。

和具有相对较大的零点偏移一起，模拟输入跨度小于设备所能承受的最大5V的能力能够通过查分输入轻松处理。（请参阅参考电压范围调整）。

噪声和杂波过滤

模拟输入引脚（引脚6,7）的引线要尽可能地短些，以减少输入噪声耦合和杂波信号的干扰。 EMI和不需要的数字信号耦合到这些输入信号中可能会导致系统错误。这些输入端内阻一般应小于5kΩ，以避免不需要的噪音干扰。在模拟输入端的旁路电容可以像之前所说的那样形成差分。在适当的位置用采用输入袢路电容的量程调整可以消除这些偏差。

参考电压

对于那些灵活应用，这些A/ D转换器被用来适用那些固定的参考电压，如5V上网引脚20和2.5V的引脚9，或者是在引脚9用来调整参考电压。这些参考电压被强制性的设置在V REF /2处输入或者有引脚20的供电电压决定。图6表示了这是如何实现的。

参考电压范围调整

需要注意的是，管脚9（V REF/ 2）的电压可以是由Vcc引脚输入的供电电压的一半，或等于从V REF /2引脚处输入的外部电压。除了允许灵活参考电压和满量程电压输入外，也允许比例基准电压源输入。从VREF/2输入的内部增益为2，为从引脚9处满量程差分输入电压的两倍。

例如，模拟输入电压的变化范围在0到4 V之间，跨度为4 V（4-0），所以V REF/ 2电压可等于2V（4 V的一半）和输入端最大输出的4 V相对应。

另一方面，如果动态输入电压的变化范围为0.5〜3.5 V，跨度或动态输入电压的区间为3V（3.5-0.5）。为了在这3V的范围内编码则0.5V代表编码0,，也就是说在这种情况下能够引起Vin（-）产生偏移的最小输入电压为0.5V，A/D转换器编码Vin（+）端的值在0.5和3.5之间，将输入端的0.5V作为编码0而将输入端的3.5V作为输出的最大编码值。因此有完整的8位分辨率被用来减少输入电压的范围。所需的连接示于图7。

工作模式

这些转换器可以在两种模式下运行：

1）绝对模式

2）比例模式

在绝对模式的应用，无论是初始精度和参考电压的温度稳定性是影响转换准确性的重要因素。对于V REF/2的电压为2.5伏，初始错误为±10毫伏的情况将会因为在V REF/2输入端两倍正义产生±1 LSB的转换误差。在减压量程的应用中，初始电压和V REF/2输入电压值的稳定性变得更加重要因为同样的误差将会远大于V REF/2的比例标准值。参见图8。

在比例转换器应用中，因此参考电压的等级包含了输出端源转换器和A/D转换器两个因素，因此取消了在最后的数字代码。参见图9。

通常，参考电压将需要一个初始调整。当在满量程偏差出现在A/D转换过程中时，由于有不正确的参考电压会产生偏差。

偏差和输入量程调整

在任何数据转换器中回春咋许多错误的信号源，而他们中有些事可以调节的。内部偏差，如相对准确度，不能被消除，但比如满量程偏差和0刻度偏差是能够相对容易的消除的。参见图7。

零刻度误差

一个A / D转换的零刻度误差在理想的1/2 LSB电压(9.8 mV for V REF /2=2.500 V)可能和引起输出转换产生从0000 0000到0000 0001的输入电压会有出入。

如果最小输入值不是接地电位，零偏移量可以设置。通过偏移将V IN（ - ）处的最小理想输入电压变成V IN（+）处的最小理想电压，转换器能够把预设的最小输入电压在输出端转换成数字代码0000 0000。本品是采用差分模式的转换器。任何偏移调整应在满量程调整完成之前完成。

满量程调整

通过将理想的偏移电压运用在V IN（ - ），以及将V IN (+)的电压中1- 1 / 2 LSB小于理想模拟电压的最大范围和那些调整后的V REF /2输入电压（或者那些没有和V REF /2输入端相连的Vcc供电电压）用于在1111 1110和1111 111范围内改变的数字编码，满量程增益是可以调节的。对于满量程调节的理想VIN (+)电压由下式给出：

V IN（+）= V IN（-）-1.5×（Vmax- Vmin）/255

其中：

最高额定=模拟输入范围的高端（接地参考）

V最小=低端模拟输入（零点偏移）（接地参考）

时钟选项

这些A / D转换的时钟信号能够被外部源驱动，例如系统时钟或者由增加了额外电阻和电容的内部时钟。

CLK R引脚负载应减小起高容性或直流特性，因为这会扰乱正常的转换操作。允许小于50pF的负载。一个转换器的一个CLK R引脚信号允许驱动A / D转换器中多达七个CLK IN信号。对于较大的时钟负载，一个CMOS或者低功耗TTL缓存或PNP输入逻辑单元被用来分担在CLK R引脚处的负载。

转换过程中重启

若想中断正在进行的转换开始一个新的转换只需将CS和WR输入低电平然后将二者中的一个由家在一个高电平即可。如果转换尚未完成这数据输出端的数据不会发生变化；转换完之前的数据将会保留在数据输出端的锁存器中直到转换完成。

连续转换

想要对输入数据进行持续的转换，只需CS端和RD端接地然后将INTR端与WR端相连便可以了。在上电时为了确保电路运行，INTR与WR相连应暂时保持喂逻辑低电平。作为一种实现的方式请参见图10。

数据驱动总线

这CMOS A/ D转换器，同MOS微处理器和内存一样，要求当数据总线的总电容变大时需要一个总线驱动。即使是在高阻模式下，其他连接到数据总线的电路将会增加到总的容性负载。

在处理这个问题上有替代方案。数据总线上的容性负载会延缓响应时间，虽然直流的规格仍满足。对于那些低频CPU的系统，在总线上那些能够见你适当的逻辑电平的地方可以获得更多的时间允许高电容性负载驱动（见典型性能特性）。

在更高的CPU时钟频率上时，时间可以用于延长I / O读取（或写入），当插入等待状态（8880）或使用时钟扩展电路（6800，8035）的状态下。

最后，如果时间很重要而且处在高电容性负载时，外部总线驱动程序必须使用。这些可以是3态缓冲器（推荐使用低功率肖特基二极管，如N74LS240系列）或特殊的大电流驱动的为总线驱动设计的产品。大电流双极型总线带有PNP端的驱动建议由PNP输入提供了A / D转换输出的低负荷，让更好的响应时间。

供电电源

在V CC线路上的噪声尖峰可能会导致转换错误因为内部比较器会对他们产生响应。低电感滤波电容应靠近转换器VCC引脚使用且电容值大于或等于1µF。一个用于转换器的或者其他5V的相信电路的独立5 V稳压器会大大降低在V CC电源处的数字噪声和随之而来的问题。

配线，配置注意事项

数字接口和连接在这些或其他的A / D转换器面板上并不令人满意。而在PC面板上接口都可以使用。所有的逻辑信号线与引线都应该接地或者尽可能的远离模拟信号的接线。单根模拟输入引脚可以掺杂不想要的噪音和杂波，因此在许多应用场合中需要使用带有屏蔽导线的模拟输入。

单点模拟地的逻辑或数字接地点时在这个过程中都要用到。电源的旁路电容和内部时钟电容，如果要用的话，应接到数字地上。任何V REF/2端的旁路电容，模拟量输入滤波电容和任何输入的屏蔽电容应接到到模拟地上。正确的接地将会减少零刻度误差，而这中误差存在于每个代码中。零刻度误差通常可以追溯到不当的电路板布局和布线。

用途

微处理器接口

该系列的A / D转换器是专为方便微处理器的连接而设计的。这些转换器可以将CS（读）输入映射到相应的内存地址译码。来自处理器的下降沿写脉冲与A / D转换器的WR端相连，同时处理器的下降沿读脉冲送往转换器的RD端读取转换后的数据。如果时钟信号从微处理器系统时钟产生，设计人员/程序员应该确保没有尝试启动读取器，直到第74个转换时钟脉冲变为高电平。或者，INTR引脚可用于中断处理器后读取转换后的数据。当然，该转换器可以连接的称为外围设备（在I / O空间中），如图12。在大型的微处理器系统中一个总线驱动器被用做A / D转换的缓冲区，而那些大型系统中数据保留在PC主板上单独或者一起驱动在100pF的额外电容上驱动负载。参见图14。

连接SCN8048的微电脑系列是非常简单的，如如图13所示。由于SCN8048家中有24个I / O口，其中一个（在这里显示为位0或端口1）可以用作转换器的片选信号，省去了一个地址解码器。RD和WR信号控制着对虚拟地址的读写。

数字化用传感器接口输出

电路说明

图15展示了一个数字传感器接口输出电压的案例。在这种情况下，传感器器的接口是NE5521，一个LVDT（线性可变查分变压器）信号调节器。在A / D输入端的二极管，用于确保A / D转换的输入端不超越了A / D转换的电源电压太多。见该NE5521数据表的操作的完整描述该部分。

线路调整

调整A / D转换的满刻度和零刻度是为了测定的电压范围该转换器输出端能够承载。设置LVDT中心作为接口电压零，然后设置零刻度量程调节电位器，以便在A / D输出值刚好为1000 000。设置LVDT中心作为接口的最大电压，并设置满量程调整电位器，以便在A / D输出刚好为1111 1111。

数字温控器

电路说明

数字温控器的原理图如图16所示。A / D转换将LM35输出数字化，温度传感器IC的输出以每10毫伏对应1℃。随着V REF/2设为2.56 V，这10毫伏对应LSB电压的一半，其电路的分辨率为2℃。将 V REF/2降低到1.28分辨率提升到1°C。当然，将V REF/ 2降得更低结果是A / D转换越灵敏噪声越多。

理想温度设置是通过保持任一设置按键的关闭实现的。当按键释放后很短的时间内按下任一按钮，SCC80C451编程可产生所需（设定）显示的温度。在其他时候，周围的温度可以被显示出来。

设定温度被存储在SCN8051的内部寄存器中。只要转换器写入完毕了后将P10引脚设为高电位A / D转换启动。所需的温度与数字化后的实际温度相比较，加热器由清除设置端口引脚P12打开或关闭。如果需要的话，另一个端口引脚可以是用于打开或关闭的空调。

如果要用共阳极LED显示器的话就需要用到显示器驱动程序NE587s。当然，也可以接口到LCD显示器。

图3.典型工作特性

图4.三态测试电路和波形（ADC0801-1）

输出使能和INTR重置

注意：读选通必须在中断完全中断后产生8个时钟周期（8/ F CLK），以保证INTR复位。

图5.时序图

图6.内部参考设计

图7.消除零刻度和调节输入范围（量程）

图8.绝对操作模式

图9.可选全量程调节的比例操作模式

图10.连续转换的连接

图11.自同步转换器

图12.8080A微处理器连接

图13.SCN8051接口技术

图14.为了驱动板外负载和好电容性负载的A/D输出缓存

图15.数字化传感器的输出接口

图16.数字温控器

SO20：塑料小外形封装; 20脚;体宽7.5毫米

DIP20：塑料双列直插式封装;20脚（300万）

回顾历史

参数手册

[1] 在启动或完成设计之前，请查阅最新发布的数据表。

[2] 本数据手册中描述的设备（S）的产品状态可能已经改变，因为这个数据表公布。最新的信息可在互联网上的网址：http://www.semiconductors.philips.com。

[3] 由于数据表中描述多类型号的产品，最高级别的产品地位决定了数据表的状态。

说明

简要规范―简要规范中的数据是从具有相同的类型的完整数据表目中和标题中提取出来的。有关详细信息，请参阅有关的数据表或数据手册。

限制值的定义―限制值是按照绝对最大额定值系统（IEC60134）给定的。载荷超过一个或多个限制值可能导致器件的永久性损坏。这些压力额定值是唯一的，设备的操作在这些或者超过了规范中的给定值这是不允许的。长时间超负荷运行可能会影响器件的可靠性。

应用信息―在此描述的任何这些产品的应用仅用于说明。飞利浦半导体公司不作任何陈述或保证，这种应用将是适当的，无需进一步测试或修改指定的用途。

免责声明

在线支持―这些产品并非设计用于生命支持的应用或设备，在这些故障产品系统中可能会造成人身伤害。使用或在此类应用中使用或销售这些产品的飞利浦半导体公司的客户自己承担风险，并同意赔偿因此类应用程序对飞利浦半导体造成的任何损失。

有权进行修改―为了提高设计和品质，飞利浦半导体公司保留随时更改产品（包括电路、标准单元和软件说明）的权利。当产品已经全面投产（进入“生产”状态），有关变动将通报通过客户产品/流程变更通知（CPCN）。飞利浦半导体公司对使用任何没有牌照或标题下的任何专利的这些产品不承担任何责任或法律责任，版权或口罩工作的权利这些产品，不作任何陈述或保证，这些产品是免费的，从专利，版权或口罩工作侵权，除非另有规定。

本文来源：https://www.2haoxitong.net/k/doc/81b3a6a9a98271fe900ef97e.html