首页 > 存储器控制芯片IP核设计与仿真

存储器控制芯片IP核设计与仿真

发布时间：2023-04-15 20:42:01 来源：文档文库

小中大

字号：

手机查看

存储器控制芯片IP核设计与仿真移动设备的快速发展为存储器的发展带来了机遇，存储器已经由过去的单bank转变为现在的多bank，从过去的单线寻址技术转变为现在的多路寻址技术，众多技术上的创新使得对存储器的访问速度越来越快，而存储器的功耗也越来越低。本文采用VerilogHDL程序设计语言对存储器控制芯片IP核进行编程设计，再用Verilog数字系统对其进行系统设计，对于系统级设计采用了Top-Down设计思想，在集成电路设计的每一层次，可以把硬件设计为一些模块，该层次的硬件行为可由这些模块来描述，同时这一层的模块行为可由其下层的模块进行描述。通过软件quartusII13.0对IP核各模块进行了编译和综合，分析了各模块的结构和模块的功能以及相互之间的关系，并采用ModelSim10.1d软件部分模块进行仿真验证，验证了存储器控制芯片IP核的功能。关键词：存储器，IP核，VerilogHDL，存储器控制芯片1
第一章存储控制器IP核简介随着科技的发展，电子设备越来越成为人们生活中不可或缺的一部分，而在这些移动设备中，存储器是不可忽视的重要组件。存储器的主要功能是存储程序和各种数据，存储技术的发展，使得存储器呈现出了多样化的趋势，主流的存储器包括Flash、SDRAM、SSRAM、DDR3等，这也使得存储器的控制芯片设计成为一个不可避免的问题，除了要实现最基本的读写访问操作之外，还要兼顾访问速度，功耗，以及对不同类型存储器的兼容性等多种问题。本文所涉及的是一种通用的存储控制器IP核，它不仅支持多种存储器，而且具有灵活多变的存储时序。除此之外它还支持从Flash或者ROM中启动预定义系统。1.1存储控制器IP核的特点1.支持SDRAM、SSRAM、FLASH、ROM以及其他一些存储器；2.8片选信号，每一个信号均可单独编程；3.灵活的存储时序使其可以支持多种存储器；4.突发传输和突发传输状态终止；5.支持RMW周期；6.通过打开激活行可以实现性能优化；7.支持默认启动顺序；8.从异步设备读取时总线带宽动态调整；9.字节奇偶校验的生成与检查；10.多主存储器总线支持；11.支持工业标准的WISHBONE片上系统主机接口；12.可扩展至8*64M字节的存储规格；13.支持休眠模式；2

本文来源：https://www.2haoxitong.net/k/doc/7a492a38551252d380eb6294dd88d0d233d43ca2.html