1991年 迈瑞公司创立于深圳 1993年 被深圳市政府认定为高新技术企业 1997年 被评为国家火炬计划重点高新技术企业 2002年 国家科技部依托迈瑞公司组建"国家医用诊断仪器工程技术研究中心" 2004年 被科技部认定为本年度国家重点新产品计划项目企业 2006年 国家医用诊断仪器工程技术研究中心正式挂牌暨迈瑞研发基地奠基 2007年 南京迈瑞医疗电子产业基地奠基 2008年 "高性能全自动生化分析仪关键技术及系列产品的研发与产业化"项目荣获国家科技进步二等奖 2008年 "全数字彩色超声诊断系统"获国家发改委批准成为国家高技术产业化示范工程项目
学历要求：硕士及以上职位要求：1、 电子信息、自动化、机电一体化、计算机、生物医学工程、精密仪器、仪器信号测量相关专业；2、 有较好的硬件相关基础知识（数字电路、模拟电路、信号处理、嵌入式系统等），在嵌入式系统、底层驱动、可编程逻辑、模拟电路、DSP设计、自动化测试、电机驱动、自动化控制等某一方面有一定实践经验；3、 熟悉相关测试仪器和开发工具的使用。主要职责：负责产品硬件开发相关工作。
愿景
成长为世界级优秀的医疗设备供应商，使迈瑞成为人类生活链中不可或缺的一环，为客户、员工、股东、社会创造价值。
使命
向全球提供最优性能价格比的医疗设备和服务，为大众的健康做出卓越贡献。
自1993年推出中国第一台多参数监护仪以来，迈瑞相继推出了PM-9000便携式多参数监护仪、BC-
2000血液细胞分析仪、DP-9900全数字黑白超声诊断仪、BS-300全自动生化分析仪等20余项中国“第一”的新产品
2006年推出了技术起点更高的中国“第一”的新产品。如全自动五分类血液细胞分析仪、彩色多普勒超声系统、模块化信息监护仪、集多参数监护与信息化于一体的麻醉机等创新产品
2007年开启放射影像新领域；2008年推出中国第一台完全自主知识产权的便携式彩色多普勒超声系统；2009年推出专业手术灯/床及中国第一台具有完全自主知识产权的双相波除颤仪
2006年9月26日迈瑞在美国纽交所成功上市迈瑞是第一家在纽交所上市的中国医疗设备公司，是中国医疗行业有史以来规模最大的股票发行公司
2008年3月11日，迈瑞签署收购美国Datascope公司生命信息监护业务的最终协议，跻身全球监护领域第三大品牌
先是那个两个D触发器组成的电路，我选的是那个一个同步二进制计数器，很明显，错了。我也考虑了这个问题，还查了书，感觉确实不对。再问我的时候，我也明确表示了我的意见——如果是计数器，应该有组合逻辑，把D触发器的输出做逻辑组合。因此，那应该是个移位器，不知道是否正确，面试官没有表示。 然后是计算Tco的一个题目。题目摘录到下面吧，希望我没有记错参数。有两块FPGA板组成的系统，他们之间通过插卡连接。接收板的Tsu=2ns,Th =0ns,Tco=7ns, 两块板之间的延时15ns，系统时钟为4400MHz，发送板的Tsu=3ns，计算发送板的Tco。一开始我给的答案是5ns，又来再思考，发现发送板的Tsu是不能包含在clock之内的，然后该为8ns。从试卷上来说，8ns是正确答案。面试官让我讲述一下如何计算。既然做对了，那就好办了。我在纸上画出了时序，列了公式来计算。面试官看了一下，说，计算公式是对的，只是时钟不是那样画的。仔细看了一下，可不是，一个时钟周期应该是1和0各占一些，我的时钟只有高电平了，赶紧改过了。 然后是后面的那个看原理图，用HDL语言描述的问题。经过提示，我发现做得有点问题，因为，有个端口明显应该是inout，双向端口，我把它直接当作输出了。其他没问题，毕竟简单。问我VHDL还是Verilog熟悉，我回答VHDL，大二的暑假我就自学了VHDL。然后问我为什么不用VHDL，反而用 Verilog。当时我也考虑过用哪个语言的问题，因为VHDL熟悉，用起来基本不出问题，但是，写起来太麻烦了，尤其是我习惯关键字大写！这个原理图，基本上就是简单的时序电路，写出来也不会有错。实话说了，看到面试官没有说话，赶紧又blabla讲了一通VHDL和Verilog各自的用途，一个适合顶层建模，适合较大的系统，另外一个行为级描述很好，适合这个小系统。这个发挥还不错。呵呵 之后就开始问简历上的项目了，这次面试的重头戏。于是，他问一个，我就详细解释一个，并被要求每个都画系统框图。我也把准备得材料适时递了上去，这也使得这个项目被解释得最详细，而且，有图片帮助，给了面试官一个很直接、准确的概念。后面让我解释Nios的时候还没有问题，但是画一个Nios的系统框图的时候确实表现不佳。因为已经说过Nios里面是把所有的，包括CPU都认为是Avalon总线的外设来管理的，画图的时候又开始以CPU为核心了，被要求以Avalon总线为中心来画，也没画出个所以然来，所以，面试回来赶紧看到底是怎么回事。面试官问我，在这个项目里做了什么，老实回答，在建轨迹库：）
模拟部分：
1、一个信号源（含内阻），用2个放大倍数一样的运放A、B放大，测得A的输出电压比B的输出小，问：是A、B的输入电阻还是输出电阻的原因，如果是输入电阻，哪个的大，如果是输出电阻……哪个大
2、一个单级三极管电路，判断各级电压，电阻，等是否正确。这是个选择题
3、一个电路图，什么时候高通，低通，……
4、集成运放图，判断什么时候为同相，反相
5、二极管应用的一个电路图，三种情况，主级同样的输入，问次级哪个图的输出最大，之类的问题……
6、给出一个差分运放的应用图，给定两个输入（差模共模）的，问输出表达式
7、设计一个稳压电源，可用齐纳二极管，电阻，电容等（任意值都可以的），要求电源输入8~10V时，输出5V，电流0~100mA
8、写出自己曾经设计的一个电路，要求写清楚指标，方案……出现过的问题，如何解决的等等
数字部分：
1、PLL频率计算 )
2、给出一个用原理图设计的D触发器，问有什么错误?
3、一个框图：CPU与外设的连接图，包括UART、SDRAM、PCI，总线频率100MHZ，问这个图设计有什么问题;
4、翻译一段有关SDRAM操作时序的文字，有关SDRAM刷新，预充电之类的。
今天早上刚笔试完，时间是一个小时，我应聘的是硬件开发工程师，所以只有硬件的部分题目；
试卷分模拟和数字，选择其一你擅长的答，由于一看到数字的涉及到PLL，FPGA，PCI总线，我
也只好选择模拟的来答题了（以下只是我想起的部分试题内容，并非和原题一模一样）：
1.放大器输入输出阻抗对放大器放大倍数的影响；
2.给出一个放大电路判断是否合理？不合理在什么地方？
3.低通，高通，带通，带阻，全通滤波器的频率趋于0或是无穷远的时候，对电压倍数的影响；
4.（英文）由3个运算放大器构成的差分放大电路，写出其表达式等等，后面的没记住；（本题我没写）
5.（英文）设计一个输入电压8-10V，0-100mA转5V的稳压器，计算其功率消耗，指出其缺点；
6.介绍你做过的一个电子设计，画结构框图，写出工作原理，以及遇到的困难怎么解决的？
其他的想不起来了，希望我记住的这些能对你有帮助！！！o(∩_∩)o...
迈瑞笔试 收到迈瑞的笔试其实不是很意外，但是比较突然，没有想到当天宣讲完第二天下午就开始笔试，一点准备的机会都没有，去开开眼界吧。迈瑞通知我去考软件工程师，但我C++其实不怎么懂，肯定得交白卷。还好可以和来霸王面的人一起进了硬件工程师的考场。进去后我又要了系统研究工程师的题目，觉得系统的东西具体不是很清楚，思路说说还是可以的。然而，这次考试实在对自己的打击太大了，总算看清楚自己的真是水平了。 在硬件的题目中，考试范围很广，模电，数电，CPLD，操作系统，算法，智力，设计等都涉及到。对打击自己的是，明明看着知道怎么做，但是忘记相关的公式概念，没法下笔，更伤心的是会做的粗心做错了，唉...无药可救了。 第1题是单位的换算，我居然把1Gbyte=1000Mbyte,出来想想才知道错了，应该是1024。 第2题是一个模电的题目，考查共射三极管的电容对上限截止频率和下限截止频率影响，包括耦合电容，极间电容和布线电容。第3题是问什么是摩尔定律，摩尔定律对硬件开发有什么影响？我一个字也写不下来。第4题又是一道伤心的题目，这是我唯一一道有点把握的题目，给了两个运放，要求写出名称和表达式，一个是差动比例放大器，一个积分电路，但是由于粗心，将差动比例放大器推导推错了。接下来的题目是什么呢......第5题做不出来，题目是说电容在高频的时候可以等效成一个电感、一个电容和一个电阻的串连，问实际中在什么频率时候使用做合适。第6题是数电的题目，什么是冒险与竞争，怎么样去消除冒险与竞争。数电的最基本题目，我又空白，你说这样的题目我都做不出来，在简历上吹你熟悉模电和数电还有人会相信吗？下面一题是英语翻译题目，给一个PCI的读时序，让你翻译将上面的英文翻译成中文。接着是一个智力题目：一个人从A城市下班后乘火车到火车站，他的妻子从家里骑车刚好到车站接他回家，一天，他坐了早班火车，5：30就到了火车站，然后走路回家，他的妻子在半路上接了他，回到家里发现比平时早了10分钟，问他坐了多少时间的路？这题我又挂了。后面是选做题，3选1。一道模电，给了运放、二极管，一个AD前端信号调理电路，要找出其中的错误。唉，又没头绪，估计是二极管钳位，写了几个字。另外一个是要用CPLD语言描述出JK触发器，再用JK触发器和与、非门搭出D触发器。这题我又放弃了。最后一个是操作系统的题目，关于PCI总线的三个读取方式的，只能放弃了。后面还有哦，一个二叉树遍历的程序补充，呵呵，这是数据结构最基本最简单的题目，我又缴械了。应该是最后一题了，说说你的一个成功的项目或者课程设计，画出结构框图，说出工作原理，碰到了什么难题怎么样解决。这个当然谁到会写拉，不就吹牛嘛。 再看看系统工程师的题目，分三个部分。
第一部分有四个可选题目，和公司的四条产品线密切相关，第一个是描述心电信号的特点和测量方法。
第二个是描述人体生理信号的特点与测量方法。
第三个是说说数字滤波器的特征和实现，最后一个是说说光谱吸收装置的原理好像。本来觉得第三个很眼熟，但是又不知道怎么下笔，算了，反正都不会，选了第一到吹了一通。第二题是编程题，一个是补充汉诺塔的程序，还有一部分是计算冒泡法的比较次数和用顺序法找一个最大值的平均次数。下面一道题目是设计题目，设计一个数码相机，从市场需求、功能设计、质量方面、可行性和市场风险去设计。还好这个可以写点东西，不然正的是交白卷了。最后是一个4选1的题目，考查的是精度方面的东西。
第一个是说说游标卡尺的精度影响因素，第二个是分析数控机床的精度影响因素，第三个是分析光强测量装置的精度影响因素。第四个忘记了。我选了数控机床那个东西写了几个字。 虽然是深深收到了打击，但是也真正的看到了自己的水平。 学了那么多年，最基本的东西都没有掌握，正是惭愧啊。看来是时候开始好好找找自己的方向了，明确一个目标就去复习复习吧。软件东西我懂的都是皮毛，看来和它有缘无分拉，和硬件看来还有点尘缘未了啊。
11月1号补充：虽然没有面试的机会，但是还是关注了迈瑞的面试情况，顺便记录了些在浙大BBS上看到的浙大牛人的面经： 面试官是那天监考的工作人员，考卷也是他看的。好像他是根据考试情况来定面试内容的。从来开始讲一下他的问题吧：
1.你选择深圳工作，有考虑过深圳离你家近？
2.如果老板给你一个很急的任务，按理来讲要7天完成，但是却要你5天之内完成，你会怎么办？
3.你的身边有这么一个老工程师，他可能不如你厉害，但是他脾气还很不好，你会怎么和他相处？
4.你的老板有一套方案已经确定了，而且马上要实施，而你认为自己的方案也不错，并且在某点还很有创新，你会怎么办？
5.你对选择做硬件有什么特别的想法？
6.我看你最后一道题答的很详细也很工整，是我想要的结果，但我还是想让你给我解释一下关键问题的解决思路。他会给我一张纸，在我画框图的过程中打断我，顺便问几个技术问题，比如运放做比较器和专门的比较器会有什么不同点等等。 最后他说可能不一定会有二面，但是11月1号上午会确定是否给offer。
我的感觉是：在答最后一道自由发挥的题时，大家最好把自己最熟悉的项目写上，并且写清楚，这样会给人家留下非常好的印象。另外项目如果不是自己做的，或者解释不清楚的，简历上最好不要提，被他们盯上就不好说了。但是他们还是很Nice的。
甲乙两站每隔10分钟发一班车两站发车的时间不一定相同，甲乙两站中间有一丙站，某乘客每天以随机时刻到达丙站坐车，每次都做先到达丙站的车，结果发现100天当中有90天是到达甲站，只有10天到达乙站 问:甲乙两站发出的车到达丙站的时间是怎么安排的?
1. 数量级：1ns=__us,1Gs = ___Ms2.很简单的一个电路图，就不画了，也很简单。3.摩尔定律是什么？它对硬件研发有什么影响。（在Creative笔试中也考到过。主要要记住是18到24个月这个重点）4.两个电路，要求分析电路功能以及输入输出关系。一个就是典型的差分放大电路，一个是典型的积分电路。很容易。5.在高频电路中，电容等效于一个电感L，电容C以及一个电阻R，请问什么情况下电容才呈容性？这个只要总阻抗写出来，就明白怎么回事了。6.一下子忘记了。7.关于PCI读操作的时序英文翻译。也很容易。8.推理题。9.1 AD前运放的跟随电路，要求找出电路的错误。也就不画了。9.2 JK触发器用verilog语言或者VHDL语言描述。T触发器也就是J与K相连时特殊情况，用D触发器来实现。这也很基本，很easy的。9.3 好长，就不写了。10. 描述一下你做过的一个电子设计原理图，遇到的问题以及解决思路。这个VIA昨天也考过。大家最好答详细点，因为迈瑞的监考官看了提前交卷的同学的卷子，感觉他们不太重视，实际上在阅卷时，可能这部分含金量很重。
硬件研发 数字类1、锁相环 输入25M 输出为CPLD连接。要为25M、40M、65M、108M，写出锁相环内部需求的频率。2、给出一张CPU及各存储器和IO的连接图。都接到同一数据总线、时钟总线、地址总线。100MHz时钟频率，说出不妥并改进3、给出一张en、clk和与门连接作为dff时钟沿的电路图。给出不妥并改进。4、翻译一段关于ddr3 sdram的E文，个人觉得难点在burst-oriented。5、主观题。简述一个做过的电子设计（软硬件皆可）的原理和实现，画出框图。并简述遇到的问题和解决的思路。
联想笔试题
1．设计函数 int atoi(char *s)。
2．int i=(j=4,k=8,l=16,m=32); printf(“%d”, i); 输出是多少？
3．解释局部变量、全局变量和静态变量的含义。
4．解释堆和栈的区别。
5．论述含参数的宏与函数的优缺点。
普天C++笔试题
1．实现双向链表删除一个节点P，在节点P后插入一个节点，写出这两个函数。
2．写一个函数，将其中的 都转换成4个空格。
3．Windows程序的入口是哪里？写出Windows消息机制的流程。
4．如何定义和实现一个类的成员函数为回调函数？
5．C++里面是不是所有的动作都是main()引起的？如果不是，请举例。
6．C++里面如何声明const void f(void)函数为C程序中的库函数？
7．下列哪两个是等同的
int b;
A const int* a = &b;
B const* int a = &b;
C const int* const a = &b;
D int const* const a = &b;
8．内联函数在编译时是否做参数类型检查？
void g(base & b){
b.play;
}
void main(){
son s;
g(s);
return;
}
汉王笔试
下面是一些基本的数字电路知识问题，请简要回答之。
a) 什么是Setup 和Holdup时间？
b) 什么是竞争与冒险现象？怎样判断？如何消除？
c) 请画出用D触发器实现2倍分频的逻辑电路？
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
e) 什么是同步逻辑和异步逻辑？
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
2、 可编程逻辑器件在现代电子设计中越来越重要，请问：
a) 你所知道的可编程逻辑器件有哪些？
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
3、 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？
飞利浦－大唐笔试归来
1，用逻辑们和cmos电路实现ab cd
2. 用一个二选一mux和一个inv实现异或
3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。
4. 如何解决亚稳态
5. 用verilog/vhdl写一个fifo控制器
6. 用verilog/vddl检测stream中的特定字符串
信威dsp软件面试题
1)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图
2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）
3)说说你对循环寻址和位反序寻址的理解
4)请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5
扬智电子笔试
第一题：用mos管搭出一个二输入与非门。
第二题：集成电路前段设计流程，写出相关的工具。
第三题：名词IRQ,BIOS,USB,VHDL,SDR
第四题：unix 命令cp -r, rm,uname
第五题：用波形表示D触发器的功能
第六题：写异步D触发器的verilog module
第七题：What is PC Chipset?
第八题：用传输门和倒向器搭一个边沿触发器
第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。
华为面题
(硬件)
全都是几本模电数电信号单片机题目
1.用与非门等设计全加法器
2.给出两个门电路让你分析异同
3.名词:sram,ssram,sdram
4.信号与系统:在时域与频域关系
5.信号与系统:和4题差不多
6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....)
7.串行通信与同步通信异同,特点,比较
8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)
9.延时问题,判错
10.史密斯特电路,求回差电压
11.VCO是什么,什么参数(压控振荡器?)
12. 用D触发器做个二分颦的电路.又问什么是状态图
13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号
14. 用D触发器做个4进制的计数
15.那种排序方法最快?
信号与系统 1、的话音频率一般为300~3400HZ,若对其采样且使信号不失真,其最小的采样频率应为 多大?若采用8KHZ的采样频率,并采用8bit的PCM编码,则存储一秒钟的信号数据量有多 大?(仕兰微面试题目) 2、什么耐奎斯特定律,怎么由模拟信号转为数字信号.(华为面试题) 3、如果模拟信号的带宽为 5khz,要用8K的采样率,怎么办? (lucent) 两路? 4、信号与系统:在时域与频域关系.(华为面试题) 5、给出时域信号,求其直流分量.(未知) 6、给出一时域信号,要求(1)写出频率分量,(2)写出其傅立叶变换级数;(3)当波 形经过低通滤波器滤掉高次谐波而只保留一次谐波时,画出滤波后的输出波形.(未知) 7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 .(Infineon笔试试题) 8、拉氏变换和傅立叶变换的表达式及联系.(新太硬件面题)
新太硬件面题
（1）d触发器和d锁存器的区别
（2）有源滤波器和无源滤波器的原理及区别
（3）sram，falsh memory，及dram的区别？
（4）iir，fir滤波器的异同
（5）冒泡排序的原理
（6）操作系统的功能
（7）学过的计算机语言及开发的系统
（8）拉氏变换和傅立叶变换的表达式及联系。
华为招聘笔试题
此主题相关图片如下：
时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。
26、VCO是什么,什么参数(压控振荡器?) （华为面试题） 27、锁相环有哪几部分组成？（仕兰微电子） 28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知） 29、求锁相环的输出频率，给了一个锁相环的结构图。（未知） 30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未知） 31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线 无损耗。给出电源电压波形图，要求绘制终端波形图。（未知） 32、微波电路的匹配电阻。（未知） 33、DAC和ADC的实现各有哪些方法？（仕兰微电子） 34、A/D电路组成、工作原理。（未知） 35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就 不一样了，不好说什么了。（未知）
数字电路 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setup和holdup时间,区别.（南山之桥） 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微 电子） 9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试） 常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
11、如何解决亚稳态。（飞利浦－大唐笔试） 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无 用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC设计中同步复位与 异步复位的区别。（南山之桥） 13、MOORE 与 MEELEY状态机的特征。（南山之桥） 14、多时域设计中,如何处理信号跨时域。（南山之桥） 15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试） Delay < period - setup – hold 16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延 迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华 为） 17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决 定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题） 19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA 2003.11.06 上海笔试试题） 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入， 使得输出依赖于关键路径。（未知） 21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优 点），全加器等等。（未知） 22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题） 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威 盛笔试题circuit design-beijing-03.11.09） 25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子） 27、用mos管搭出一个二输入与非门。（扬智电子笔试） 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09） 29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔 试） 30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题） 31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试） 32、画出Y=A*B+C的cmos电路图。（科广试题） 33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试） 34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子） 35、利用4选1实现F(x,y,z)=xz+yz’。（未知） 36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化 简）。 37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。 （Infineon笔试） 38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什 么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知） 39、用与非门等设计全加法器。（华为） 40、给出两个门电路让你分析异同。（华为） 41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子） 42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知） 43、用波形表示D触发器的功能。（扬智电子笔试） 44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试） 45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）
46、画出DFF的结构图,用verilog实现之。（威盛） 47、画出一种CMOS的D锁存器的电路图和版图。（未知） 48、D触发器和D锁存器的区别。（新太硬件面试） 49、简述latch和filp-flop的异同。（未知） 50、LATCH和DFF的概念和区别。（未知） 51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 （南山之桥） 52、用D触发器做个二分颦的电路.又问什么是状态图。（华为） 53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试） 54、怎样用D触发器、与或非门组成二分频电路？（东信笔试） 55、How many flip-flop circuits are needed to divide by 164 (Intel) 16分频？ 56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出 carryout和next-stage. （未知） 57、用D触发器做个4进制的计数。（华为） 58、实现N位Johnson Counter,N=5。（南山之桥） 59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰 微电子） 60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知） 61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥） 62、写异步D触发器的verilog module。（扬智电子笔试） module dff8(clk , reset, d, q); input clk; input reset; input [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule
63、用D触发器实现2倍分频的Verilog描述？ （汉王笔试） module divide2( clk , clk_o, reset); input clk , reset; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge reset) if ( reset) out <= 0; else out <= in; assign in = ~out; assign clk_o = out; endmodule 6?、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器 件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试） PAL，PLD，CPLD，FPGA。 module dff8(clk , reset, d, q); input clk; input reset; input d; output q; reg q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子） 66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知） 67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知） 68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解 的）。（威盛VIA 2003.11.06 上海笔试试题） 69、描述一个交通信号灯的设计。（仕兰微电子） 70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试） 71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱 数。 （1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计 的要求。（未知） 72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1） 画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计 工程中可使用的工具及设计大致过程。（未知） 73、画出可以检测10010串的状态图,并verilog实现之。（威盛） 74、用FSM实现101101的序列检测模块。（南山之桥） a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。 例如a： 0001100110110100100110 b： 0000000000100100000000 请画出state machine；请用RTL描述其state machine。（未知）
75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐 笔试） 76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试） 77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假 设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微 电子） 78、sram，falsh memory，及dram的区别？（新太硬件面试） 79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 －14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温 度，增大电容存储容量）（Infineon笔试） 80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛笔试题 circuit design-beijing-03.11.09） 81、名词:sram,ssram,sdram 名词IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 压控振荡器的英文缩写(VCO)。 动态随机存储器的英文缩写(DRAM)。 名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline、 IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散 傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡
IC设计基础（流程、工艺、版图、器件） 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕兰微面试题目） 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一 个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目） 4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC设计前端到后端的流程和eda工具。（未知） 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知） 9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题） 10、写出asic前期设计的流程和相应的工具。（威盛） 11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 先介绍下IC开发流程： 1.）代码输入（design input) 用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.）电路仿真（circuit simulation) 将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog： CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具： ***ANTI HSpice pspice，spectre micro microwave: eesoft : hp
3.）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程？（仕兰微面试题目） 13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目） 14、描述你对集成电路工艺的认识。（仕兰微面试题目） 15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？（仕兰微面试题 目） 16、请描述一下国内的工艺现状。（仕兰微面试题目） 17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目） 18、描述CMOS电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目） 19、解释latch-up现象和Antenna effect和其预防措施.（未知） 20、什么叫Latchup?（科广试题） 21、什么叫窄沟效应? （科广试题） 22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差 别？（仕兰微面试题目） 23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？（仕兰微 面试题目） 24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转 移特性。（Infineon笔试试题） 25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广试题） 26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威 盛笔试题circuit design-beijing-03.11.09） 27、说明mos一半工作在什么区。（凹凸的题目和面试） 28、画p-bulk 的nmos截面图。（凹凸的题目和面试） 29、写schematic note（？）， 越多越好。（凹凸的题目和面试） 30、寄生效应在ic设计中怎样加以克服和利用。（未知） 31、太底层的MOS管物理特***觉一般不大会作为笔试面试题，因为全是微电子物理，公 式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence, Synopsys, Avant，UNIX当然也要大概会操作。 32、unix 命令cp -r, rm,uname。（扬智电子笔试）
单片机、MCU、计算机原理 1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流 流向.简述单片机应用系统的设计原则.(仕兰微面试题目) 2、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和 P2.3参加译码,基本地址范围为3000H-3FFFH.该2716有没有重叠地址?根据是什么?若 有,则写出每片2716的重叠地址范围.(仕兰微面试题目) 3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图.(仕兰微面试 题目) 4、PCI总线的含义是什么?PCI总线的主要特点是什么? (仕兰微面试题目) 5、中断的概念?简述中断的过程.(仕兰微面试题目) 6、如单片机中断几个/类型,编中断程序注意什么问题;(未知) 7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如 下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八 个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",组成一个八 位二进制数N),要求占空比为N/256. (仕兰微面试题目) 下面程序用计数法来实现这一功能,请将空余部分添完整. MOV P1,#0FFH LOOP1 :MOV R4,#0FFH -------- MOV R3,#00H LOOP2 :MOV A,P1 -------- SUBB A,R3 JNZ SKP1 -------- SKP1:MOV C,70H MOV P3.4,C ACALL DELAY :此延时子程序略 -------- -------- AJMP LOOP1
信号与系统 1、的话音频率一般为300~3400HZ,若对其采样且使信号不失真,其最小的采样频率应为 多大?若采用8KHZ的采样频率,并采用8bit的PCM编码,则存储一秒钟的信号数据量有多 大?(仕兰微面试题目) 2、什么耐奎斯特定律,怎么由模拟信号转为数字信号.(华为面试题) 3、如果模拟信号的带宽为 5khz,要用8K的采样率,怎么办? (lucent) 两路? 4、信号与系统:在时域与频域关系.(华为面试题) 5、给出时域信号,求其直流分量.(未知) 6、给出一时域信号,要求(1)写出频率分量,(2)写出其傅立叶变换级数;(3)当波 形经过低通滤波器滤掉高次谐波而只保留一次谐波时,画出滤波后的输出波形.(未知) 7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 .(Infineon笔试试题) 8、拉氏变换和傅立叶变换的表达式及联系.(新太硬件面题)
13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法.(仕兰微面试题目) 14、说出OSI七层网络协议中的四层(任意四层).(仕兰微面试题目) 15、A) (仕兰微面试题目) #i nclude void testf(int*p) { *p+=1; } main() { int *n,m[2]; n=m; m[0]=1; m[1]=8; testf(n); printf("Data value is %d ",*n); } ------------------------------ B) #i nclude void testf(int**p) { *p+=1; } main() {int *n,m[2]; n=m; m[0]=1; m[1]=8; testf(&n); printf(Data value is %d",*n); } 下面的结果是程序A还是程序B的? Data value is 8 那么另一段程序的结果是什么? 16、那种排序方法最快? (华为面试题) 17、写出两个排序算法,问哪个好?(威盛) 18、编一个简单的求n!的程序 .(Infineon笔试试题) 19、用一种编程语言写n!的算法.(威盛VIA 2003.11.06 上海笔试试题) 20、用C语言写一个递归算法求N!;(华为面试题) 21、给一个C的函数,关于字符串和数组,找出错误;(华为面试题) 22、防火墙是怎么实现的? (华为面试题) 23、你对哪方面编程熟悉?(华为面试题) 24、冒泡排序的原理.(新太硬件面题) 25、操作系统的功能.(新太硬件面题)
主观题 1、你认为你从事研发工作有哪些特点？（仕兰微面试题目） 2、说出你的最大弱点及改进方法。（威盛VIA 2003.11.06 上海笔试试题） 3、说出你的理想。说出你想达到的目标。 题目是英文出的，要用英文回答。（威盛VIA 2003.11.06 上海笔试试题） 4、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象 语音压缩方面）、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术 设计电路（包括MCU、DSP本身）、电路功能模块设计（包括模拟电路和数字电路）、集成 电路后端设计（主要是指综合及自动布局布线技术）、集成电路设计与工艺接口的研究。 你希望从事哪方面的研究？（可以选择多个方向。另外，已经从事过相关研发的人员可以详细描述你的研发经历）。（仕兰微面试题目） 5、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知 识？（仕兰微面试题目） 6、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括 原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？电源的稳定，电 容的选取，以及布局的大小。（汉王笔试）
共同的注意点 1.一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西搞明白； 2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况下，就要投其所好，尽 量介绍其所关心的东西。 3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。所以最好在面试前 把该看的书看看。 4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域 及爱好不同，也有面试也有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或 责骂公司。 5.面试时要take it easy，对越是自己钟情的公司越要这样。
基础数学题 (1)有三个不同的信箱,今有4封不同的信欲投其中,共有多少种不同的投法? (2)连续4次抛掷一枚硬币,求恰出现两次是正面的概率和最后两次出现是正面的概率. (3)一个口袋内装有除颜色外其他都相同的6个白球和4个红球,从中任意摸出2个,求:A、2个都是白球的概率;B、2个都是红球的概率;C、一个白球,一个红球的概率. (4)有30支篮球队,先分3组(每组10队)按单循环制进行比赛,然后将每组前三名集中,再按单循环制进行比赛,规定在小组赛已相遇的两队不再重赛,求先后比赛共有多少场? (5)你有两个罐子,50个红色弹球,50个蓝色弹球,随机选出一个罐子,随机选取出一个弹球放入罐子,怎么给红色弹球最大的选中机会?在你的计划中,得到红球的准确几率是多少? (6)M、N是两个平等平面,在M内取4个点,在N内取5个点,这9个点中,无其它四点共面,且其中任意三点不共线.求:A、这些点最多能决定几条直线?几个平面?B、以这些点为顶点,能作多少个三棱锥?四棱锥? (7)某轮船公司每天中午有一艘轮船从哈佛开往纽约,有一艘轮船从纽约开往哈佛;轮船途中来去都是7昼夜,问今天中午从哈佛开出的轮船在途中将遇到几艘从对面开来的轮船? (8)正方形边长为1,以各个顶点半径为1做弧,在正方形中间有一个公共区域,求面积.
趣味数学和应用数学题 (1)使用下列每组数字,排出加减乘除的公式,得出“24”.第一组“1、2、3、4”;第二组“5、6、7、8”;第三组“3、3、8、8”. (2)10个人排队戴帽子,10个黄帽子,9个蓝帽子,戴好后,后面的人可以看见前面所有人的帽子,然后从后面问起,问自己头上的帽子是什么颜色,结果一直问了9个人都说不知道,而最前面的人却知道自己头上的帽子的颜色.问是什么颜色,为什么? (3)一个班有m名同学,问m为多少时,有两人同一天生日的概率为0.6.建立数学模型并解答.同时说明该模型适用于通信中的那些情况. (4)为了解决学生洗澡难的问题,东方学校新建一座澡堂,水龙头数为m,每天开放k小时,如果学生人数为n,每位学生每周洗一次澡,每次须半小时,学生到达澡堂服从均匀分布,问当m为多少时,学生洗澡等待时间不超过10分钟.建立数学模型并解答.同时请说明该模型适用于通信中的那些情况. (5)有若干台型号相同的联合收割机,收割一片土地上的小麦,若同时投入工作至收割完毕需用24小时;但它们是每隔相同的时间顺序投入工作的,每一台投入工作后都一直工作到小麦收割完毕.如果第一台收割时间是最后一台的5倍,请问:用这种收割方法收割完这片土地上的小麦需用多长时间? (6)有一批货,如果本月初出售,可获利100元,然后可将本利都存入银行,已知银行月息为2.4%,如果下月初出售,可获利120元,但要付5元保管费,试问这批货何时出售最好(本月初还是下月初)?请说明理由.
部分答案：
模拟电路
1、基尔霍夫定理的内容是什么？
基尔霍夫定律包括电流定律和电压定律
电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。
电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
2、描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。
3、有源滤波器和无源滤波器的区别
无源滤波器：这种电路主要有无源元件R、L和C组成
有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
数字电路
1、同步电路和异步电路的区别是什么？
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。
由于不用OC门可能使灌电流过大，而烧坏逻辑门。
3、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
5、名词：SRAM、SSRAM、SDRAM
SRAM：静态RAM
DRAM：动态RAM
SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。
SDRAM：Synchronous DRAM同步动态随机存储器
6、FPGA和ASIC的概念，他们的区别。（未知）
答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做OTP片、掩膜片，两者的区别何在？
OTP means one time program，一次性编程
MTP means multi time program，多次性编程
OTP（One Time Program）是MCU的一种存储器类型
MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。
MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；
FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；
OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。
8、单片机上电后没有运转，首先要检查什么？
首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。
接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。
然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。
另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。
10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）常用逻辑电平：TTL、CMOS、LVTTL、LVCMOS、ECL（Emitter Coupled Logic）、PECL（Pseudo/Positive Emitter Coupled Logic）、LVDS（Low Voltage Differential Signaling）、GTL（Gunning Transceiver Logic）、BTL（Backplane Transceiver Logic）、ETL（enhanced transceiver logic）、GTLP（Gunning Transceiver Logic Plus）；RS232、RS422、RS485（12V，5V，3.3V）；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。cmos的高低电平分别为:Vih>=0.7VDD,Vil<=0.3VDD;Voh>=0.9VDD,Vol<=0.1VDD. ttl的为:Vih>=2.0v,Vil<=0.8v;Voh>=2.4v,Vol<=0.4v. 用cmos可直接驱动ttl;加上拉电阻后,ttl可驱动cmos. 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须加上拉电阻，以提高输出的搞电平值。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 //OC门电路必须加上拉电阻，以提高输出的搞电平值。OC门电路要输出“1”时才需要加上拉电阻 不加根本就没有高电平在有时我们用OC门作驱动（例如 控制一个 LED）灌电流工作时就可以不加上拉电阻OC门可以实现“线与”运算OC门就是 集电极 开路 输出总之加上拉电阻能够提高驱动能力。
14、多时域设计中,如何处理信号跨时域。（南山之桥）不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿检测和脉冲，对多位信号可以用FIFO,双口RAM，握手信号等。跨时域的信号要经过同步器同步，防止亚稳态传播。例如：时钟域1中的一个信号，要送到时钟域2，那么在这个信号送到时钟域2之前，要先经过时钟域2的同步器同步后，才能进入时钟域2。这个同步器就是两级d触发器，其时钟为时钟域2的时钟。这样做是怕时钟域1中的这个信号，可能不满足时钟域2中触发器的建立保持时间，而产生亚稳态，因为它们之间没有必然关系，是异步的。这样做只能防止亚稳态传播，但不能保证采进来的数据的正确性。所以通常只同步很少位数的信号。比如控制信号，或地址。当同步的是地址时，一般该地址应采用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这样可以降低出错概率，象异步FIFO的设计中，比较读写地址的大小时，就是用这种方法。 如果两个时钟域之间传送大量的数据，可以用异步FIFO来解决问题。我们可以在跨越Clock Domain 时加上一个低电平使能的Lockup Latch 以确保Timing能正确无误。
最常见的几个英语面试题及回答Q--Interviewer A--Interviewee Q: Why do you want to leave your current job? 你为什么要离开目前这份工作？ A: There is no room for the career growth and advancement I would like. 那里缺乏一个让我在事业上成长和晋升的空间。 Q: What kind of opportunities are you looking for? 你所寻找的是什么样的机会？ A: I am looking for a company that recognizes and rewards hard work. 我希望找到能认同并奖励辛勤工作的公司。 Q: What was your biggest accomplishment on the job? 你在工作上取得的最大成就是什么？ A: I think it was building team spirit among my co-workers. 我认为是我在同事之间建立起了团队精神。 Q: How did you do that? 你是怎么做到的呢？ A: It was a gradual process, involving many factors. 那时一个渐进过程，牵涉到很多因素。 Q: Why do you want to be a part of our organization? 你为什么想加入我们公司？ A: I think it will be a mutually beneficial relationship. 我的加入对双方都有利。 Q: How so? 怎么说？ A: I think your company and I have a lot to offer each other. 我认为贵公司与我都有许多东西可以彼此提供。 Q: Why should we hire you? 我们为什么应该雇佣你呢？ A: Because I am a hard worker and will perform to the best of my ability. 因为我工作刻苦，而且会竭力去做。 Q: Do you know what's involved in a job like this? 你知道这样的工作需要付出什么吗？ A: Yes. I know what's involved. 是的，我知道要付出什么。
本文来源：https://www.2haoxitong.net/k/doc/ca64306e58fafab069dc027f.html
文档为doc格式