《计算机组成原理》试卷B与参考答案

考 生 信 息 栏

系 专业 级 班级 姓名 学号

装 订 线

XXXX学院试卷

2010－2011 学年 第2学期

课程名称

计算机组成原理

试卷

卷别

□

A

B

专业 级 班级

考试

方式

闭卷

开卷 □

本试卷共八大题( 4页)，满分100分，考试时间120分钟。

请在答题纸上作答，在试卷上作答无效。

一、选择题：（本题共20小题，每题1.5分，共30分）

1. 8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是______。

A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128

2.下面浮点运算器的描述中正确的句子是：______。

A. 浮点运算器可用阶码部件和尾数部件实现B. 阶码部件可实现加、减、乘、除四种运算

C. 阶码部件只进行阶码相加、相减和比较操作D. 尾数部件只进行乘法和减法运算

3. 某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是______

A. 64K B. 32K C. 64KB D. 32 KB

4. 寄存器间接寻址方式中，操作数处在______。

A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈

5. 微程序控制器中，机器指令与微指令的关系是______。

A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段微指令编写的微程序来解释执行

C. 每一条机器指令组成的程序可由一条微指令来执行

D. 一条微指令由若干条机器指令组成

6. 发生中断请求的条件之一是______。

A. 一条指令执行结束 B. 一次 I/O 操作结束

C. 机器内部发生故障 D. 一次DMA 操作结束

7．程序控制类指令的功能是______。

A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送

C 进行CPU和I / O设备之间的数据传送 D 改变程序执行顺序

8．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期

通常用______来规定。

A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间

C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间

p

9．系统总线中控制线的功能是______。

A 提供主存、I / O接口设备的控制信号响应信号 B 提供数据信息

C 提供时序信号 D 提供主存、I / O接口设备的响应信号

10.完整的计算机应包括______。

A 运算器、存储器、控制器 ；B 外部设备和主机 ；

C 主机和实用程序 ；D 配套的硬件设备和软件系统 ；

11.用64位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是______。

A [ 0，264 – 1 ] B [ 0，263 – 1 ] C [ 0，262 – 1 ] D [ 0，263 ]

12.某一RAM芯片，其容量为512×8位，包括电源和接地端，该芯片引出线的最小数目应是______。

A 23 B 25 C 50 D 19

13.堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动作是：（A）→MSP ，（SP）- 1 →SP ，那么出栈的动作应是______。

A （MSP）→A， （SP） + 1→SP ； B （SP） + 1→SP ，（MSP）→A ；

C （SP） - 1→SP ，（MSP）→A ； D （MSP）→A ，（SP） - 1→SP ；

14.指令周期是指______。

A CPU从主存取出一条指令的时间 ； B CPU执行一条指令的时间 ；

C CPU从主存取出一条指令加上CPU执行这条指令的时间 ； D 时钟周期时间 ；

15.指令系统采用不同寻址方式的目的是______。

A 实现存贮程序和程序控制；B 缩短指令长度，扩大寻址空间，提高编程灵活性；。

C 可直接访问外存；D 提供扩展操作码的可能并降低指令译码的难度；

16.在微型机系统中，外围设备通过______与主板的系统总线相连接。

A 适配器 B 设备控制器 C 计数器 D 寄存器

17.至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。

A．节约元件； B 运算速度快； C 物理器件的性能决定 ； D 信息处理方便；

18.已知X为整数，且[X]补 = 10011011，则X的十进制数值是______。

A +155 B –101 C –155 D +101

19.主存储器是计算机系统的记忆设备，它主要用来______。

A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序

20.微型计算机系统中 ，操作系统保存在硬盘上，其主存储器应该采用______。

A RAM B ROM C RAM和ROM D CCP

二、简答题(本题共3小题，每题5分，共15分)

1.简述提高计算机系统的运算速度的方法。

2.简述冯诺依曼计算机的特点。

3.简单比较Cache和虚拟存储器的原理。

三、计算题一（本题共10分）

用变形补码计算X+Y和X-Y，并指出运算结果是否溢出。X=0.11011,Y=0.11111.

四、计算题二（本题8分）

CPU执行一段时间后，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存取周期为40ns，主存的存取周期为240ns。试求Cache/主存系统的效率和平均访问时间。

五、计算题三（本题9分）

某处理器包含一个片内cache，容量为8KB,且采用4路组相联结构，块的大小为4个32位字。当Cache未命中时，以分组方式从主存读取4个字到Cache，假定主存容量为16MB，试说明：

（1）（3分）Cache共分为多少组。

（2）（6分）写出主存的字节地址的格式，并说明地址格式中的不同字段的作用和位数。

六、分析题一（本题10分）

某机器字长16位，采用单字长指令，每个地址码6位。试采用操作码扩展技术，设计14条二地址指令，80条单地址指令，60条零地址指令。请给出指令编码示意图。

七、分析题二（本题10分）

如图所示的模型机结构和数据通路，指令格式如下：

请用指令方框图写出指令JMP 偏移量（指令完成PC+偏移量 PC），从取址到执行的全部微操作序列，说明该指令需要几个机器周期，需要访问内存几次及完成什么操作。PC用于存放当前指令的地址或下一条指令的地址，AR用于存放要访问存储器的地址，ALU为算术逻辑运算单元，用于进行算术运算和逻辑运算。DA1和DA2为两个暂存器，用于存放要送给ALU运算的数据，R0~Rn为通用寄存器，可存放中间数据或结果；IR用于存放当前要运行的指令。

八、分析题三（本题8分）

假设有4个中断源A、B、C、D，硬件排队后，中断优先级从高到低依次为A B C D。现在需要将4个中断源得到CPU响应的次序更改为C A D B，写出各个中断源的中断服务程序中应该设置的中断屏蔽字。屏蔽码为1时表示可以屏蔽，为0时表示不可屏蔽。

线 订 装

课程名称

计算机组成原理参考答案

试卷

卷别

□

A

B

专业 级 班级

考试

方式

闭卷

开卷 □

本试卷共八大题( 4页)，满分100分，考试时间120分钟。

请在答题纸上作答，在试卷上作答无效。

一、选择题：（本题共20小题，每题1分，共20分）

二、简答题(本题共3小题，每题5分，共15分)

1.简述提高计算机系统的运算速度的方法。

答：改进器件工艺(1分)，减少芯片内部线宽(1分)，提高集成度与工作频率(1分)

改进计算机系统结构(1分)，并使各部件之间的速度匹配(1分)。

2.简述冯诺依曼计算机的特点。

答：冯•诺依曼计算机的特点： 计算机由五大部件组成(1分)；指令和数据以同等地位存于存储器(1分)； 指令和数据用二进制表示(1分)；指令由操作码和地址码组成(1分)；存储程序(1分)。

3.简单比较Cache和虚拟存储器的原理。

答： 虚拟存储器和Cache都是基于程序局部性原理，它们的相同点在于：

1）  把程序中最近常用的部分驻留在高速度的存储器中(1分)。

2）  一旦这部分变的不常用了，把它们送回到低速的存储器中(1分)。

3）  这种换入、换出操作是由硬件或是OS完成，对用户透明(1分)。

4）  力图使存储系统的性能接近高速存储器，价格接近低速存储器。

两者的不同点在于：

1）  Cache用硬件实现，对操作系统透明，而虚拟存储器是用软件、硬件相结合组成。(1分)

2）  虚拟存储器对未命中更加明感。(1分)

p

三、计算题一（本题10分）

1．（10分）用变形补码计算X+Y和X-Y，并指出运算结果是否溢出。X=0.11011,Y=0.11111.

答：[X]补=0.11011 [Y]补=0.11111 [-Y]补=1.00001

四、计算题二（本题8分）

CPU执行一段时间后，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存取周期为40ns，主存的存取周期为240ns。试求Cache/主存系统的效率和平均访问时间。

解：命中率h=3900/(3900+100)=97.5%

平均访问时间Ta=h*Tc+(1-h)*Tm=0.975*40+0.025*240=39+6=45ns

Cache/主存系统的效率=Tc/Ta=40/45=89%

五、计算题三（本题9分）

某处理器包含一个片内cache，容量为8KB,且采用4路组相联结构，块的大小为4个32位字。当Cache未命中时，以分组方式从主存读取4个字到Cache，假定主存容量为16MB，试说明：

（1）（3分）Cache共分为多少组。

（2）（6分）写出主存的字节地址的格式，并说明地址格式中的不同字段的作用和位数。

解：块内地址4*32/8=16字节（1分）

Cache容量 8KB=213字节（1分）

b=4（1分）

c=9（1分）

r=2（1分）

可以划分为128组（1分）

内存容量为16MB =224字节（1分）

T=13（1分）

13位 7位 4位

（1分）

六、分析题一（本题10分）

某机器字长16位，采用单字长指令，每个地址码6位。试采用操作码扩展技术，设计14条二地址指令，80条单地址指令，60条零地址指令。请给出指令编码示意图。

答：

七、分析题二（本题10分）

如图所示的模型机结构和数据通路，指令格式如下：

请用指令方框图写出指令JMP 偏移量（指令完成PC+偏移量 PC），从取址到执行的全部微操作序列，说明该指令需要几个机器周期，需要访问内存几次及完成什么操作。PC用于存放当前指令的地址或下一条指令的地址，AR用于存放要访问存储器的地址，ALU为算术逻辑运算单元，用于进行算术运算和逻辑运算。DA1和DA2为两个暂存器，用于存放要送给ALU运算的数据，R0~Rn为通用寄存器，可存放中间数据或结果；IR用于存放当前要运行的指令。

八、分析题三（本题8分）

假设有4个中断源A、B、C、D，硬件排队后，中断优先级从高到低依次为A B C D。现在需要将4个中断源得到CPU响应的次序更改为C A D B，写出各个中断源的中断服务程序中应该设置的中断屏蔽字。屏蔽码为1时表示可以屏蔽，为0时表示不可屏蔽。