首页 > lamb波投影成像数据采集系统的设计

lamb波投影成像数据采集系统的设计

发布时间：来源：文档文库

小中大

字号：

手机查看

科学论坛　
●－　
ｌａｍｂ波投影成像数据采集系统的设计　
邹
（武汉科技学院
彦程建政　
武汉
４３００７３）　
湖北
［摘　要］介绍了一种用于ｌａｍｂ波投影成像系统的数据采集电路的设计，真整个采集系统以ＦＰＧＡ芯片为核心，实现了对接收超声波信号的前期预处理、高　
速Ａ／Ｄ转换、高速数据缓存和高速数据通信等一系列功能。　
［关键词］ｌａｍｂ波数据采集Ａ／Ｄ转换ＬＶＤＳ　ＦＩＦＯ　中图分类号：ＴＰ２７４．２　文献标识码：Ａ　文章编号：１００９—９１４Ｘ（２０１０）ｉ０—０１３７—０２　
当历史的脚步跨入２１世纪，科学技术发展的步伐越来越快，工业上对材料　
质量的要求越来越高，因此在工业生产的诸多领域都出现了无损检测技术的身　影。随着无损检测技术在各个行业扮演的角色越来越重要，人们对无损检测　效果的要求也越来越高，因而越来越多的新技术被应用到了无损检测中。由　于Ｌａｍｂ波能够同时实现无损检测和投影成像两个功能，因此通过ｌａｍｂ波进行　检测使以图像在线直播材料内部损伤情况的方式成为可能，从而为无损检测提　供了一种全新的检测模式…Ｉ。　１数据采集系统硬件设计　
Ｌａｍｂ投影成像数据采集系统的功能就是处理从超声波换能器接收的回波　信号，系统总体设计框图如图２．１所示，主要包括前置放大电路、低通滤波电　路、差分放大电路、Ａ／Ｄ转换电路、数据缓存ＳＤＲＡＭ以及数据通信ＵＳＢ２．　
０。　
最靶越芦　
换器　豳　＾苗谤扁壤　
，蒜许Ｄ　幢ｌＩ℃跚
－
０　ｌ　
图１．１数据采集硬件结构框图　
１．１信号预处理电路　
在数据采集及处理系统中经由超声波换能器所接收到的信号通常信号的　强度非常小，而且信号在传播的过程中会产生很多干扰杂波，这就需要对采集　到的信号进行调理，信号调理的好坏将直接影响整个系统的性能。　
前置放大电路的作用就是将微弱的超声回波信号进行一定量的放大使其　信号强度达到滤波器的处理范围内。因为超声回波信号非常微弱，一般在毫　伏级，而超声波换能器的内阻又相对比较大，为了使放大器达到更好的放大效　果，就要求前置放大电路的输入电阻越大越好。在比例运算放大电路中，同相　型放大电路引入了串联负反馈，使得反相端形成自举电压，大大降低了实际的　输入电流，从而提高了等效输入电阻。在实际情况下，输入电阻可达１０９ｋ　Ｑ，　所以本电路采用同相比例运算放大电路　４７】。在考虑输入电阻高阻抗的同时　还应考虑到摆率和带宽，输入偏置电压等方面　，选择大宽带、高摆率、低　失调电压的运算放大器才能避免超声信号的失真和误差。结合上述的分析，　前置运算放大器芯片选择ＡＤ８０９９，它在一３ｄｂ的带宽为５００ＭＨｚ，摆率为１６ｏｏｖ／　ＵＳ，输入失调电压为２００ｕＶ，输入偏置电流为３ｕＡ。输入电阻较高：共模输入电　阻为ＩＭ　Ｑ，差模输入电阻为４Ｍ　Ｑ，具有低噪音，低失真的特点。由此可见该　芯片满足设计要求［４９］。　
为了去除信号中的杂质，要在前置放大电路后面通常要连接一个低通滤波　电路。根据回波信号频率比较丰富的特性，要使用高频段的低通滤波，对于频　率高于５００ＫＨｚ的信号，一般都采用无源Ｌｃ滤波的方式。本系统设计采用了　五阶椭圆滤波器设计，其截止频率是１ＭＨｚ，带内起伏为０．５ｄＢ，在ＩＯＭＨｚ阻带衰　减３０ｄＢ：电路图如图２．２所示。　
图１．２无源滤波器　
差分放大电路作为系统第二级放大电路的作用同样是对输入信号进行调　节。由于前置放大电路的放大倍数不宜过高，否则容易引起信号的自激震荡，　而且信号在经过无源滤波器的处理也会有一部分的衰减，因此差分放大电路的　
第一个目的就是继续对信号的幅度进行调节，使其满足Ａ／Ｄ转换的信号强度要　
求。第二个目的就是将单路输入的信号变为差模信号，以配合Ａ／Ｄ转换芯片的　输入接口。差分放大电路选用的运放芯片为ＬＭＨ６６８２　Ｅｓｏ］，它高带宽低阻抗的特　性完全符合系统设计的要求。　
１．２信号采集模块的设计　
信号采集电路的功能主要有两个，一个是将调理后的超声回波模拟信号通　过Ａ／Ｄ转换芯片转换成数字信号：第二个是将转换后的数字信号通过ＬＶＤＳ模　式传输到ＦＰＧＡ芯片中，由ＦＰＧＡ芯片进行数据存储和通信。　
根据香农采样定律，采样速率应该高于最高频率的２倍，但在实际工业应　用中为了能恢复超声信号波形以精确计算发射波和回波间的时间差，对超声信　号的采样率要求大于超声信号频率的３～４倍Ｉｓ　。本系统根据系统的要求和　超声波信号的特性选择了ＡＤ１２ＱＳ０６５作为Ａ／Ｄ转换器。ＡＤＣ１２ＱＳ０６５芯片采用　了差分输入接口和ＬＶＤＳ技术，大部分混入差分线路的噪声会同时出现在两条　线路上，很好的解决共模信号对系统的负面影响。　
ＡＤＣＩ２ＱＳ０６５内含４个１２位的ＡＤＣ，每一路的输入端都可接收全差分信号，　输出端都以串行的ＬＶＤＳ方式输出　。输入时钟经过芯片内部１２倍频之后，　作为ＬＶＤＳ时钟输出和数据采样时钟，输出端就会按照输入时钟速率产生ＬＶＤＳ　帧信号，以便确认取样数目。当取样数据可送出时，首先输出帧信号，然后是　每个通道的高有效位数据，并输出一个ＬＶＤＳ时钟跳变沿信号，ＬＶＤＳ时钟信号会　相对数据输出偏移１／４周期，以便简化时钟管理，每一数据位在时钟输出转换　时采样。　
采用ＬＶＤＳ传输技术有许多优点。其一，这些信号可以通过符合ＥＩＡ／　ＴＩＡ　５６８标准的双绞线传送。两根导线距离很近，电流方向相反，只会产生　极少的辐射。对于信噪比要求极高的应用来说，这个优点极为重要　其二，采　用ＬＶＤＳ模式传输数据，输出信号经过串行化处理，每一通道仅需要一对差分信　号传输线、输出时钟及帧信号［５３］。这种方式可以大量的节省了Ｉ／Ｏ资源，缩　小芯片封装，简化了电路连接关系，节省了ＰＣＢ布线的空间，降低布线难度。　
１．３　ＦＰＧＡ的内部接口设计　
ＦＰＧＡ内部的数据接收模块由两部分组成，包括一个ＬＶＤＳ接收器和一个　ＦＩＦＯ模块。ＬＶＤＳ接收器的主要功能就是对Ａ／Ｄ转换器输入ＦＰＧＡ芯片的ＬＶＤＳ　采样信号进行解串，并且根据随路时钟恢复成正确的并行数据。ＦＩＦＯ模块的　主要功能就是作为一个数据缓冲器，从而方便的实现采集数据在Ａ／Ｄ转换芯　片、ＦＰＧＡ芯片、ＳＤＲＡＭ和ＵＳＢ２．０控制芯片之间的数据传输。　
ＦＰＧＡ本身就集成了ＬＶＤＳ模块，这样就大大简化了设计。由于ＦＰＧＡ具有　非常高的灵活性，比如支持不同ＬＶＤＳ输入数据和输入时钟之间的倍频关系，以　及不同的解串行化因子，所以ＬＶＤＳ硬核模块的输出字顺序通常是不确定的，每　次上电或者复位后宇顺序都有可能发生变化。　
在具体应用时，还需要参考ＬＶＤＳ的输出时序通过仿真来确定具体应用下　的字输出顺序，然后在逻辑设计里面进行调整，具体的调整方式就是通过添加　Ｄ触发器的方式，每添加一个触发器，数据便向右移动一位，反复对比仿真图，　使最终的并行输出符合满足需求。原理图设计方案如图２．３所示：　
图１．３　ＬＶＤＳ原理图　
在本系统中，ＦＩＦＯ在不同的时钟下工作，因此设计使用了异步ＦＩＦＯ。异　步ＦＩＦＯ的读写时钟采用各自独立的不同时钟，是异步时钟接口电路一种简　便、快捷的解决方案。它可以在两个不同时钟系统之间快速而方便地传输　实时数据。首先利用ＦＰＧＡ的ＲＡＭ资源例化～块双口ＲＡＭ，需要同时对其进行　读写操作，使其输入和输出数据都为８位，深度为１０２４．ＦＩＦＯ控制器有以下端　
科技博览
Ｉ　１３７　

本文来源：https://www.2haoxitong.net/k/doc/64167e010b4e767f5acfce76.html