北京航空航天大学数字电路与计算机组成原理试题(2002年)
一、填空题(2’x5)
1.数字信号有__________和__________两种形式。
2.逻辑代数有__________、__________和__________三种基本运算。
3.TTL三态门的三种可能输出状态是_________、_________和_________。
4.设计多输出组合电路时,只有充分考虑________,才能使电路达到最简。
5.Mealy型时序逻辑电路的输出是__________的函数,Moore形式需逻辑电路的输出是__________的函数。
二、判断改错题(2’x3)
判断下列各题的正误,正确的在括号内记“√”,错误的在括号内记“∉”并改正。
1.基本R-S触发器的次态方程是Q(n+1)=S+RQ,约束方程是R+S=1。( )
2.同步逻辑电路设计中,状态编码采用相邻编码是为了消除电路中的竞争。( )
3.电平异步时序电路不允许两个或两个以上的输入同时为1。( )
三、(8’)
分析并化简题三图所示电路,说明该电路功能,并改用D触发器作为存储元件,实现其功能。
题三图
四、(6’)
分析题四图所示时序电路,说明该逻辑电路的功能(本电路未连接的输入端均按输入逻辑“1”理解)。
题四图
五、选择题(1’x10,四选一)
1. CPU中决定指令执行顺序的是__________。
(A)标志寄存器 (B)指令寄存器
(C)程序计数器 (D)数据缓冲器
2. 条件转移指令执行时所依据的条件来自__________。
(A)指令寄存器 (B)标志寄存器
(C)程序计数器 (D)地址寄存器
3. PCI是一种可以配置成__________的总线。
(A)16位 (B)32位
(C)64位 (D)32位或64位
4. 子程序调用指令执行时,要把当前程序计数器PC的内容存到_______。
(A)通用寄存器 (B)堆栈
(C)指令寄存器 (D)数据缓冲器
5. [A⨯B]补=__________。
(A)[A]补⨯[B]补 (B)[A]补⨯[B]补-[A]补⨯2n
(C)[A]补⨯B (D)[A]补⨯B-[A]补⨯2n
6. 下列磁记录方式中不具备自同步能力的是_______。
(A)归零制 (B)不归零制
(C)调频制 (D)调相制
7. 中断向量表用于保存_______。
(A)被中断程序的返回地址 (B)中断服务子程序入口地址
(C)中断优先级 (D)中断源编码
8. 系统总线中地址线的功能是用于选择_______。
(A)主存单元地址 (B)I/O端口地址
(C)外存地址 (D)主存单元地址或I/O端口地址
9. 一RS232C端口传送ASCII码字符时以7位数据位、1位起始位、1位校验位和1位停止位的格式传送,波特率9600,则字符传送速率为_______。
(A)960 (B)873
(C)1371 (D)480
10. 磁盘是一种以_______方式存取数据的存储设备。
(A)随机存取 (B)顺序存取
(C)直接存取 (D)只读存取
六、(10’)
如果要用16Kx8的EPROM芯片设计一个快速查表补码乘法器以实现任意两个8位补码(含符号位)的乘法运算。请(1)说明设计思路;(2)需要多少EPROM芯片;(3)画出存储芯片的扩展连接图。
七、(6’)
一个16位的浮点数,阶码6位,2为底,尾数10位,均为补码表示。请写出:(1)最大数和最小数的二进制表示;(2)最大规格化数和最小规格化数的二进制表示;(3)最接近零的正规格化数和最接近零的负规格化数的二进制表示。
八、(6’x2)
1. 某计算机的存储系统由Cache、贮存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中,则存取它只需要20ns,将所访问的自从主存装入Cache需要60ns,而将它从磁盘装入主存则需要1200μs。假定Cache的命中率为0.9,主存的命中率为0.6,计算该系统访问一个字的平均存取时间。
2. 某处理器包含一片内Cache,容量为8K字节,且采用4路组相联结构,块的大小为4个32位字。当Cache未命中时,处理器以分组方式从主存读取16个字节到Cache,假定主存容量为16M。请说明:(1)Cache共分多少组?(2)主存的地址格式,并说明Cache如何解释主存地址格式中的不同字段;(3)Cache块标记至少应该有多少位?
九、(6’x2)
1. 某计算机字长16位,主存容量64KB,包含8个16位通用寄存器,采用单字长单地址指令,共有100条指令,采用寄存器直接、存储器间接、变址和相对四种寻址方式。请设计该计算机的指令系统。
2. 下列 Intel X86指令按实模式操作,(DS)=1000H,(SS)=2000H,(BP)=1000H,(DI)=0100H,(BX)=0300H,计算个指令寻址的存储器地址。
(1)MOV AL, [BP+DI] (2)MOV AX, [1234H]
(3)MOV DX, [BX+100H] (4)MOV [DI], AX
十、(8’+6’)
1. 画出微程序控制器的原理框图,并说明其基本工作原理。
2. 有一个ALU不能做减法,但可以完成两个输入寄存器的加法,并能对两个输入寄存器的各位进行逻辑取反,数据以2的补码形式存储。请列出使该ALU实现减法的控制部件所必须具备的微操作,并画出该ALU的逻辑结构简图。
十一、(6’)
简要说明独立请求总线控制方式的工作原理,并画出原理简图。
本文来源:https://www.2haoxitong.net/k/doc/98e9a01150e79b89680203d8ce2f0066f4336476.html
文档为doc格式